This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Translation

JAPANESE KOKAI PATENT, SHO 62-9639

Disclosure Date : January 17, 1987

Int. Class. : E D1 L 21/56

Seq. No. for Official Use: X-6835-57

TIME OF INVESTION : MANUFACTURE OF SEMICONDUCTOR DEVICE

APPLICATION NO. AND DATE: SEO 60-148864, July 5, 1985

י אסנאברכב

: Truneo RAMATA, NEC Temegate, Ltd.

4-12-12 Ritemachi, Yamagata-Shi

APPLICANT

: NEC Yamagara, Ltd.

4-12-12 Kitsmachi, Yamagata-Shi

AGERT

: Hitoshi UCRIEADA, Patent Agent

NEGER OF INVENTIONS: 1

RECUEST FOR EXAMINATION : None

1. Mitle of invention

MANUFACTURE OF SEMICONDUCTOR DEVICE

. 2. <u>تامنت</u>

Manufacturing method of semiconductor device, as characterized by setting semiconductor chips on a printed circuit substrate having a patterned circuit, connecting the electrodes of said semiconductor chips to said circuit, and cutting and separating them after resin encapsulation.

3. Specification

[Field of commercial utility]

This invention relates to a method of manufacture of semiconductor device, and particularly this invention intends to provide chip parts such as miniaturized transistors, diodes, etc. at high level of reliability and inexpensively.

[Prior art]

Conventionally, this type of semiconductor chip parts was manufactured by setting semiconductor pellets on a punched-out lead frame, connecting the wires, forming into leads and forming chips, or setting the semiconductor chips on a ceramic part, connecting the wires, and encapsulating with resin.

[Problems to be solved by the invention]

The manufacturing method of the prior art, since leads were formed after encapsulatinog in the former example, showed inferior moisture resistance and greater variation of size and shape, and this has been the cause of problems in actual packaging process.

And, with the latter example, the raw materials were expensive, variation of the size of the material and substrate or variation of encapsulated size was great, and this again has been the cause of the problems in actual packaging process.

[Means to solve the problems]

In the present invention, semiconductor pellets are set on the printed circuit substrate which have the pattern to match the element configuration, necessary internal connections are made, and subsequently the surface of the

elements is encapsulated with a resin, and then the encapsulated printed circuit substrate is cut into individually separated semiconductor elements. In this case, processes such as neasurement of the electrical property of the elements or marking process can be carried out before or after the cutting and separation process. Thus, such work can be carried out by the most accessible process, based on optimization of the process or element configuration.

[Example]

This invention is explained below by referring to the accompanying drawings.

Pig. 1 represents the side view and cross-sectioned view of the completed device. Pig. 2(A) is a cross-sectioned side view of the printed circuit substrate which is used for assembly of this device, and Pig. 2(B) is a partial plane view of this printed circuit substrate. Assembly process is explained by following these drawings.

Semiconductor pellet 3 is nounted and immobilized on the printed circuit substrate 1 by solder 2, and they are connected by bonding vire 4. This situation is illustrated in Fig. 3. Then, the surface of the element is encapsulated or sealed with resin 5. Encapsulation may be performed over the entire surface or a part of the surface. This situation is illustrated in Fig. 4. Pinally, element is cut and separated to form a completed product. This situation is illustrated in Fig. 5. Cutting can be made accurately through the center part of the through-hole without damaging the linkage with the packaged tontacts on the rear side.

[Effect of invention]

As explained above, according to this invention, miniature leadless chip carrier element that has high precision and high quality can be obtained. External dimension can be miniaturized by 30 - 50%, compared to the chip carrier formed by the conventional lead working process. Thus, this process can be used for the future miniaturization. It can be applied widely to miniature diode or transister, as well as a giant LTI element, and thus the effect is enormous.


4. Brief explanation of drawings

Fig. 1 is a side view to illustrate a partially sectioned semiconductor, made by an example of this invention.

Fig. 2(A) and Fig. 2(B) are, respectively, the cross-sectioned view and plane view f the printed circuit substrate.

Fig. 3 is a side view that represents the situation of setting the semiconductor pellet on the printed circuit substrate and connecting with the external terminal(s).

Fig. 4 is a cross-sectioned view to represent the surface of the semiconductor element that was encapsulated with a protective resin.



3

@公開特許公報(A) 阳

昭62-9639

@Int.Cl.* H 01 L 21/56 識別記号

庁内整理番号 R-6835-5F ❷公開 昭和62年(1987)1月17日

審査請求 未請求 発明の数 1 (全2頁)

母発明の名称 半導体装置の製造方法

到特 関 昭60-148864

母出 및 昭60(1985)7月5日

母 発明 者 既 侯 常 郎 母出 即 人 山形日本電気株式会社

山形市北町 4 丁目12番12号 山形日本電気抹式会社内 山形市北町 4 丁目12番12号

砂代 理 人 弁理士 内原 晋

on 18 1

1 発明の名称 半導体装置の製造方法

2 特許請求の疑問

パターンニングされた配線を有するブリント配線番板化牛等体ナップを搭取し、放牛等体ナップ の電板と前配配線との細胞を行い、供益制止後とれを切断分離するととを特徴とする半導体装置の 製造方法。

3. 元明の許諾な説明

(重要上の利用分野)

本発明は、半減体値数の製造方法に関し、各に 小型トランジスタ。ダイオード、小型ICのチャ ブ部品を信須度率くかつ安値に提供するものであ る。

(従来の技術)

.

女夫、 との我の半選件チェブ組品は、 パンテン

グされたリードフレームに半返はペレットを搭数・結膜を行ったのち、リード形状の加工を行いテップ形状にするものや、セラミック記載に半端はペレットを搭載・銃艇し横距倒止するものがある。 (発明が解決しようとする問題点)

在来の製法に基づくらのは、和本の外では対止 技にリード加工を行うために制度性等の面で劣化 が見られるが、形状寸法のパラッキが大きいとい う欠点があり、実装工程でのトラブルの製図となっている。

又、徒者の供では、材料が高値である事の外に 材料基準の寸法パランキ。剣止寸任パランキが大 をいという欠点があり、そはり実装工程でのトラ ブルの景図となっている。

(問題点を解決するための手数)

本発明は、あらかじめ来子供道に合致したパターンニングを指したプリント配設部底に半減はペレットを搭載し、必要な内部認識を行い、そのは 象子面を被姦で対止し、しかる社対止例プリント 配置部底を切断分離し、個4 の半減は果子に分離 するものである。とのは、女子の女気が行の取合 ヤマーキング本の工程は切断・分割の即任いずれ でもよく、女子は近やプロセスの最美化により最 もやりやすい工程で行えばよい。

(実施例)

次化、本発明について図面を参照して取明する。 第1回は完成した装置の傾面及び断面を扱わしている。第2回以は本紙をの組立に用いるブリント配影番板の傾断面図、何図(B)はとのブリント配 部帯板の平面部分図である。以降図面に従い組立 工程を設明する。

ブリント記載書板1ド半導体ペレット3をソルデー2で取りつけ固定し、ポンディングワイヤー4で結譲する。この様子を第3例に示す。次に、果子面を倒版5で対止する。対止は全面でも部分的に行ってもよい。第4回にこれを示す。是ほに果子を切断分離し発成品となる。この様子を第5回に示す。切所はスルーホールの中央部を正確に行り事により、裏面の契係用コンタクトとの連絡を接りことなく分離出来る。

第5個は樹脂對止状の多板を切断分離し、個々の要能として完成した様子を示している断面図である。

1 ……ブリント配知芸芸、2 ……マウントソル ダー、3 ……半海体ペレット、4 ……ポンディン グワイヤー、5 ……剣止衛指。

代理人 弁理士 内 原 量。

(昇橋の効を)

以上即明したほに、本質明によれば水工た成式 なく品質のよい、小型リードレステップニャリア ま子が待られる。外形は従来のリード水工による ナップキャリアに比較し30~50多小型化する事ができ、今後の小型化志向にも十分町配できる。 ま子は小型のダイオードやトランジスタから、大 形のして「ま子さで広く返用出来、その効果は何 り知れない。

4. 四面の簡単な設明

第1回は本発明の一実施会による牛導体装置の 磁分断面を示した側面図である。

第2回以少よび第2回四はそれぞれブリント記 銀茶者の所面シよび平面回である。

(京3 間はブリント配製差板に半減体ペレットを 搭載し外部除子と結譲した様子を表わしている側 面図である。

第4回は半導体素子面を促進用的能で対止した 様子を表わず断面的である。

